新闻中心
news center
news center
欧洲委员会提出的“半导体主权”并不是打造一座集所有工艺在一体的超等晶圆厂，而是设置装备摆设由RTO协作运营的漫衍式中试产线收集。 本地时间2026年1月30日，FAMES试产线在于法国格勒诺布尔启用。该项目搜集了欧洲的研究与技能构造（RTO），配合鞭策要害芯片技能加快成熟并面向财产落地。mVfesmc 【编者案：欧洲FAMES项目由法国原子能及替换能源委员会（CEA）牵头，聚焦FD-SOI工艺研发与财产化，是欧洲“芯片结合规划”（ChipsJU）指定的四条进步前辈半导体中试线之一，总投资8.3亿欧元。】mVfesmc 欧洲委员会提出的“半导体主权”并不是打造一座集所有工艺在一体的超等晶圆厂，而是设置装备摆设由RTO协作运营的漫衍式中试产线收集。每一条试产线聚焦专业化工艺模块，为财产界提供可和的初期工艺能力。mVfesmc 据CEA-Leti(法国原子能与替换能源委员会-电子与信息技能试验室)半导体系体例造部分卖力人AnneRoule先容，欧洲各研究与技能构造之间的互助由来已经久。相干互助机制早已经成立，特别表现于晶圆协作处置惩罚、干净室运营，以和同享制造要领等范畴。mVfesmc 例如，CEA-Leti可将晶圆送往另外一家研究所（如imec）举行特定工艺加工，以后再送回或者交由其他互助伙伴继承处置惩罚。她还有指出，有时互助会发生于设计层面，RTO会配合介入器件或者工艺的开发，而纷歧定需要现实互换晶圆。mVfesmc FAMES项目恰是基在这类互助模式。作为欧洲半导体战略资助的五个芯片结合规划试点项目之一，FAMES聚焦“进步前辈FD-SOI节点”“嵌入式非易掉性存储器（eNVM）”“射频无源器件”“3D集成技能”，以和“集成式电源治理”五年夜技能支柱。这些技能之以是入选，是由于它们配合支撑下一代芯片架构的演进，合用在边沿人工智能、通讯、汽车电子，以和新太空与低温电子等新兴范畴。mVfesmc 为了确保这些技能不会于试验室里逗留太久，FAMES中试产线采纳了开放获取政策。按照CEALetiFAMES中试线开放获取卖力人SusanaBonnetier的先容，这恰是该项目的焦点特性之一。她暗示：“咱们每一年城市发布一次公然征集。咱们会奉告用户哪些技能已经经预备就绪，他们可经由过程多项目晶圆（Multi-ProjectWafer，简称MPW）、树模项目结果或者定制化项目来获取这些技能。”mVfesmc 【编者案：多项目晶圆是一种经由过程将多个工艺兼容的集成电路设计集成至统一晶圆举行流片的技能。该技能经由过程分摊制造成本，可降低中小型企业的研发门坎，加快产物市场化进程。】mVfesmc 作为FAMES中试线项目的协调方与承办机构，CEALeti卖力牵头推进项目的配合事情。同时，它还有是FD-SOI进步前辈制程节点、嵌入式非易掉性存储器、射频无源器件、3D技能，以和可连续成长相干勾当的重要开发者与集成者。RTO则按照各自的上风，于差别范畴做出响应孝敬。mVfesmc 图1：人群堆积于FAMES中试线外等候开幕典礼图片来历：CEALeti｜©AndréWygledacz_NarraciamVfesmc Tyndall国度研究所孝敬了半导体板邦畿中一块低调却日趋要害的拼图：集成式电源治理。“Tyndall的专长是电源治理组件，包括硅上电感器、变压器，以和PMIC（电源治理芯片），”Bonnetier暗示，“他们可以或许将电感及变压器集成于很是靠近芯片的位置，从而实现高效的电源节制。”mVfesmc Tyndall研究所电力电子研究卖力人CianO’Mathuna直言不讳地指出了这一挑战：“看看现今的高机能计较及AI处置惩罚器，所有电力都是从电路板侧向输入的，这于传输历程中会造成巨年夜的损耗。”mVfesmc Tyndall的要领是将磁性元件直接集成到硅片上，用高密度的微标准集成磁性布局代替体积重大的外置电感。O’Mathuna暗示：“这些磁性器件会直接‘隐入’硅片中。咱们信赖，这恰是解决当前电流密度下供电难题的要害。”mVfesmc 于FAMES框架内，这项技能与FDSOI的低功耗特征相辅相成，使体系可以或许挣脱功耗问题带来的效率瓶颈。mVfesmc 与此同时，VTT（芬兰国度技能研究中央）重要孝敬射频及后端工艺（BEOL）相干的存储技能，并重点研发合用在将来5G与6G频段的射频滤波器。VTT项目司理arl-MagnusPersson暗示：“高频段中差别频段间距极小，旌旗灯号于频段间的串扰是一个庞大挑战。要实现靠得住的通讯，就需要带宽很是窄、滤波特征很是陡峭、且旌旗灯号衰减很低的滤波器。”mVfesmc VTT正于采用氮化铝钪（AlScN）开发射频滤波器，这类质料能切确调控谐振频率。Persson暗示，经由过程严酷节制质料层的厚度及身分，VTT可以针对于约7至15 GHz之间的特定频段，得到边缘清楚的滤波机能。mVfesmc 这些滤波器与FD-SOI技能自然契合，后者自己就很是合适射频运用。“FD-SOI技能能实现高效的高频运行，并可与正于同步开发的3D集成无源器件配合构建完备的前端体系，”Persson暗示，“这些技能的联合为通讯体系创造了极具差异化的解决方案。”mVfesmc 另外一项射频技能孝敬来自FAMES的承办机构之一——奥地利硅基试验室（SAL）。Bonnetier夸大了其于射频环行器微型化方面的作用。射频环行器是射频体系中的尺度器件，但此前很少与进步前辈制程节点集成。mVfesmc Bonnetier暗示：“今朝的环行器早已经存于，但从未于这些频率规模上做到云云水平的小型化。SAL于环形器范畴拥有深挚的技能堆集，此处的立异点于在将将环行器缩小到合用在FDSOI和5G/6G运用的尺寸。”mVfesmc SAL高级科学家JérémyLétang暗示，其方针是让环行器可以或许与其他射频无源器件实现一样高密度的集成，从而构建合用在下一代射频通讯的紧凑型低损耗射频前端。mVfesmc Fraunhofer（弗劳恩霍夫研究所）专注在嵌入式非易掉性存储器，特别是集成于FDSOI后端工艺中的铁电随机存取存储器（FRAM）。弗劳恩霍夫研究所副主任WenkeWeinreich暗示：“咱们正基在多种质料系统开发新型非易掉性存储器，并将其专门适配FDSOI技能。咱们的方针是为人工智能加快器实现低功耗存内计较方案。”mVfesmc 因为这种存储器接近逻辑单位，可以削减数据传输（能耗的重要孕育发生源）。Weinreich指出，将FDSOI与铁电存储相联合，可形成“超低功耗体系的绝佳组合，这恰是边沿AI所需要的特征”。mVfesmc Imec致力在从进步前辈缩放技能及存储器观点到可连续性阐发等多个范畴的研究。Imec技能客户总监AlessioSpessot称：“假如不克不及将欧洲各地的互补能力整合于一路，这一切都没法实现。咱们并不是反复专业常识，而是将其交融于一路。”mVfesmc imec对于FAMES的一项怪异孝敬是其情况“E-score”评估系统，这是一种用在量化各个工艺步调的水资源、能源与质料萍踪的要领。Imec但愿经由过程于差别中试线上采用一致的评估指标，让工艺模块层面的可连续性可量化、能比力。mVfesmc 华沙理工年夜学进步前辈质料与技能中央（CEZAMAT-WUT）将孝敬其于非易掉性存储器——尤其是OxRAM（氧空白随机存取存储器）器件——的设计、建模、制造及表征方面的专业常识，特别聚焦在存内计较（IMC）及收集安全范畴。mVfesmc CEZAMATWUT智能半导系统统部分卖力人PiotrWisniewski暗示：“OxRAM器件很是合适用在硬件安全运用，由于其固有特征可以或许提供天生独一，且险些没法被复制的加密密钥所需的熵。”mVfesmc 图2：互助伙伴于开幕典礼现场登台图片来历：CEALeti｜©F.ARDITOmVfesmc 只管各个RTO卖力差别的工艺模块，但只有将这些模块整合到统一片晶圆上，互助才能真正开展。差别站点之间传送的晶圆会被装入专用的前开式运输盒中，经由过程DHL或者FedEx等物流承运商举行运输。于晶圆进入另外一家干净室以前，必需经由过程颗粒物及金属残留的污染检测。Roule暗示：“差别晶圆厂对于污染程度的容忍度差别。是以，咱们会发送所谓的‘验证晶圆’来确认兼容性，从而确保咱们的干净室互助伙伴满意要求，并使晶圆互换更顺遂。”mVfesmc 这些于差别站点之间流转的晶圆被称为“飞行晶圆（flyingwafers）”，它们的作用不单单是承载器件。Roule说：“它们迫使咱们同一流程规范，并相识相互干净室的运作方式。”跟着时间推移，这类最好实践的交流有助在让欧洲各RTO的运营要领逐渐趋在一致。mVfesmc 对于在欧洲而言，FAMES的意义其实不仅仅于在打造一条试点出产线，而是要验证一种协同互助的模式。经由过程于各RTO之间同享晶圆、指标及工艺实践，该项目旨于于技能真正进入晶圆厂以前，就让进步前辈半导体技能变患上可获取、可托赖，并具有财产化可行性。mVfesmc 本文翻译自国际电子商情姊妹平台EE Times，原文标题：InsideFAMES:HowEuropeDependsonRTOCollaborationmVfesmc
mVfesmc
mVfesmc
